


[Versione 1.8](#) | [Home](#) |

- [Indietro](#) |
- [Stampa](#) |
- [Aiuto](#) |
-  [Area Riservata Docenti](#)

Prof. roberto CANONICO

 [esci](#)

## Programma di insegnamento

### 00223 - CALCOLATORI ELETTRONICI I - 041 - INGEGNERIA INFORMATICA

#### Anno Accademico 2008/2009

I dati inseriti in questa pagina sono relativi all'anno accademico corrente, per gli anni accademici precedenti seguire i link relativi, presenti in questa pagina, sotto il titolo "Altri anni accademici"

#### **PROGRAMMA DETTAGLIATO:**

##### **Obiettivi Formativi**

L'obiettivo principale del corso e' l'insegnamento delle metodologie per l'analisi ed il progetto delle macchine numeriche - in particolare dei calcolatori - e lo studio degli elementi fondamentali di architettura dei sistemi di calcolo. Il corso costituisce un prerequisito per tutti i successivi corsi del settore informatico ed in particolare per il corso di Calcolatori II.

#### **PROGRAMMA DETTAGLIATO**

##### **PARTE PRIMA: RETI LOGICHE**

Algebra di Boole. Funzioni booleane e minimizzazione. Le funzioni di due variabili. Funzioni Booleane generalizzate. Insiemi funzionalmente completi. Le funzioni NAND e NOR. Le forme NAND e NOR di una funzione. Costo convenzionale e minimizzazione di una forma booleana. La ricerca dei primi implicanti. La copertura di una funzione. Le funzioni XOR e EQ.

Decomposizione funzionale.

Macchine combinatorie. Porte elementari. Struttura delle reti bilaterali. Progetto logico di reti combinatorie. Logica ROM. Reti di parità. Reti a priorità. Reti universali.

La tempificazione delle macchine. Tempi di risposta ed elementi di ritardo. Variabili impulsive; il clock. Alee combinatorie. Codifica per macchine impulsive. Trasformazioni tra livelli ed impulsi. Effetto della tempificazione sul progetto logico.

Macchine sequenziali. Modelli matematici di macchine sequenziali. Modello a blocchi fondamentale. Compatibilità ed equivalenza. La minimizzazione degli stati. Ricerca degli insiemi compatibili massimi. Ricerca con metodo tabellare. Costruzione della macchina a stati ridotti. Decomposizione di macchine sequenziali.

Sincronizzazione delle macchine sequenziali. Macchine asincrone. Alee essenziali. Modello teorico di macchina sincrona. Macchine ad ingressi impulsivi. Tempificazione nel caricamento dei registri. Modelli reali di macchine sincrone.

Flip-flop: generalità. Flip-flop a memorizzazione dell'ingresso. Flip-flop a commutazione e misti. Flip-flop RS fondamentale. Latch. Flip-flop master-slave. Flip-flop edge triggered. Trasferimenti tra flip-flop. Schemi circuitali di flip-flop dinamici.

Contatori: generalità. Contatori sincroni. Contatori asincroni. Registri a scorrimento.

Progetto di reti asincrone. Definizione della rete e costruzione della tabella di flusso. Minimizzazione degli stati. Progetto combinatorio e linee di reazione.

Progetto di reti sincrone. Reti con ingressi impulsivi. Reti sincronizzate dall'esterno. Costruzione della tabella di flusso e minimizzazione degli stati. Assegnazione degli stati e progetto combinatorio.

Progetto di sistemi. Progetto per decomposizione. Connessione fra reti.

Contatori di controllo. Partizione degli stati interni (cenni). Assegnazione con sottoinsiemi autodipendenti (cenni). Progetto con componenti standard.

## **PARTE SECONDA: MACCHINE ELEMENTARI**

Macchine elementari. Macchine seriali e parallele. Tecniche locali di sincronizzazione. Porte di parola; porte abilitanti. Bus. OR di bus.

Multiplexer. Multiplexer binario. Demultiplexer. I registri. Registri a scorrimento. Trasferimenti tra registri.

Macchine per il trattamento di codici. Generalità sui codici. Codifica diretta ed indiretta. Decodificatore, codificatore, transcodificatore.

Multiplexer e demultiplexer indirizzabili. Reti di decodifica incomplete. Reti di codifica. Reti di transcodifica. Comparatore binario. Codici ridondanti.

Schemi per la individuazione e la correzione di errori. Codici binari. Codici

di Hamming. Codici a singolo controllo di parità. Codici a controllo di parità . Codici polinomiali o ciclici.

La rappresentazione dei numeri. Richiami.

Le macchine aritmetiche. I contatori. Addizionatori in modulo. Addizionatori di interi positivi. Sottrattori in modulo. Addizionatori in modulo diminuito.

Addizionatori in modulo 10. Addizionatori di numeri relativi. Addizionatori in complementi alla base e complementi diminuiti. Addizionatori binari elementari. Sottrattori binari elementari. Addizionatori binari paralleli.

Addizionatori decimali. Moltiplicatori modulo M. Moltiplicatori di interi positivi. Moltiplicatori binari e decimali. Moltiplicatori per stringhe. Divisori modulo M. Divisori di interi positivi. Divisori binari e decimali.

Moltiplicazione e divisione di numeri relativi. Macchine in virgola mobile. Le memorie. Modello logico di unità di memoria. Struttura e funzioni delle memorie. Parametri di una memoria. Metodi di selezione. Celle di memoria RAM. Architettura di un modulo di memoria RAM. Memorie a semiconduttore. Memorie a sola lettura. Architettura di un sistema di memoria RAM.

Architettura delle memorie ausiliarie. La registrazione su superfici magnetiche (cenni). Memorie a nastro magnetico. Unità a dischi magnetici. Circuiti elettronici per reti logiche (cenni). Famiglie di circuiti e loro parametri. Logica di connessione. Logiche bilaterali. Logica MOS.

Collegamenti su bus comune. TTL data book: analisi di alcuni componenti standard.

standard.

standard.

standard.

standard.

standard.

### **PARTE TERZA: ELEMENTI DI ARCHITETTURA DEI CALCOLATORI**

Calcolatore Elettronico. Componenti fondamentali. Sottosistemi ed architettura. Il processore. La memoria centrale. Il sottosistema di I/O. Il processore. Architettura del Processore: modello fondamentale. Registri. Trasferimenti dati e bus. Operazioni su registri.

Modello a registri generali. Modello ad accumulatore. Modello a stack. Ciclo dell'istruzione. L'unità logico-aritmetica. Tipi di dato. Sezione di collegamento con la memoria. Sezione di collegamento con l'input/output. L'unità di controllo. Protezioni e controlli del processore. Processori CISC e RISC.

Interfacciamento Processore-Memoria. Parallelismo dei trasferimenti. Caratteri e voci.

Protocolli base di accesso alla memoria centrale.

Linguaggio macchina. Classi concettuali di istruzioni. Struttura delle istruzioni e natura degli operandi. Esempi. Classificazione per natura degli operandi. La preparazione degli operandi.

Tecniche di indirizzamento. Codifica delle Istruzioni. Ortogonalità. Codifica in Formato Variabile.

Macchina Assembler. Modi di Indirizzamento. Esecuzione delle istruzioni in

Caratteri e voci.

Protocolli base di accesso alla memoria centrale.

Linguaggio macchina. Classi concettuali di istruzioni. Struttura delle istruzioni e natura degli operandi. Esempi. Classificazione per natura degli operandi. La preparazione degli operandi.

Tecniche di indirizzamento. Codifica delle Istruzioni. Ortogonalità. Codifica in Formato Variabile.

Macchina Assembler. Modi di Indirizzamento. Esecuzione delle istruzioni in

sequenza lineare. Salti. Codici di condizione. Pile e code. Sottoprogrammi in linguaggio assemblativo. Passaggio dei parametri. Assemblaggio ed esecuzione di un programma in linguaggio assemblativo.

Simulatore di processore MC68000: sviluppo di un programma ed esecuzione simulata.

Il microprocessore Motorola MC68000. Introduzione. Architettura. Modello di programmazione. Formato delle istruzioni. Modi di indirizzamento.

Strategie di Controllo del processore.

Il sistema di I/O. Il colloquio tra CPU e periferia. Le fasi del colloquio.

Problemi di sincronizzazione. La selezione della periferia. Architettura del sottosistema di I/O. Modelli di interfaccia. Sintassi e semantica dell'I/O in linguaggio macchina. Modelli fondamentali di I/O in linguaggio macchina.

Protocollo di handshake. I/O sincronizzato da interruzioni.

Gestione delle Interruzioni. Modelli fondamentali. Priorità, abilitazione e mascheramento.


Identificazione e polling. Interruzioni vettorizzate ed autovettori.


Interruzioni non mascherabili. Altre eccezioni.

### **TESTI CONSIGLIATI:**

1. B. Fadini, U. De Carlini. *Macchine per l'elaborazione dell'informazione*. Liguori. 1984.
2. B. Fadini, A. Esposito. *Teoria e progetto delle reti logiche*. Liguori. 1994.
3. B. Fadini, N. Mazzocca. *Reti logiche: complementi ed esercizi*. Liguori. 1995.
4. B. Fadini, C. Savy. *Fondamenti di Informatica II*. Liguori. 2000.

### **Altri anni accademici**

 [2009/2010]

 [2010/2011]

Università degli Studi di Napoli Federico II - Tutti i diritti riservati

**Contact Center** - contactcenter@unina.it - tel. **081.67.67.99** - fax **081.67.65.69**